

無制御での電流バランスと半導体素子の低耐圧化が可能な、再生可能エネルギー向け高拡張性インタリーブ高昇圧コンバータの実機検証

小山 翔* 佐々木 優介 鵜野 将年 (茨城大学)

Experimental Verification for Highly Extendable Interleaved High Step-Up Boost Converter with Automatic Current Balancing and Reduced Semiconductor Voltage Stresses for Renewable Energy Systems

Kakeru Koyama*, Yusuke Sasaki, Masatoshi Uno (Ibaraki University)

Boost converters with a high step-up conversion ratio, and a large input current capability are needed for low-voltage renewable energy resources, to be connected to the grid. This paper proposes a highly extendable interleaved high step-up boost converter with an automatic current balancing capability and reduced semiconductor voltage stresses, thanks to added capacitors. Step-up conversion ratios and input current capacities of the proposed converters can be arbitrarily enhanced by extending the number of stages and phases, respectively. Experimental results of a 350-W prototype demonstrated that in addition to reduced voltage stresses of semiconductors, step-up conversion ratios could be arbitrarily changed.

キーワード：無制御での電流バランス，昇圧コンバータ，高拡張性，高昇圧コンバータ，インタリーブコンバータ，(Automatic current balancing, Boost converter, High extendability, High step-up converter, Interleaved converter)

1. はじめに

近年，地球温暖化問題や化石燃料の枯渇に対する懸念から CO₂ 排出量の少ない代替エネルギーの研究開発が盛んに行われており，特に，燃料電池や太陽電池等の再生可能エネルギーが注目を浴びている。再生可能エネルギーを用いた系統連系システムを Fig. 1 に示す。このシステムでは 400 V 直流バスが敷設され，インバータを介して系統に接続される。一般的に，燃料電池や太陽電池の電圧は 20~40 V と低いいため，高昇圧コンバータを用いて昇圧する必要がある。しかし，昇圧比は 10 以上の大きな値となるため，高昇圧コンバータには大電流入力容量が求められる。

大電流入力の用途に適した方式として，インタリーブコンバータ⁽¹⁾⁻⁽³⁾が提案されている。インタリーブコンバータは複数のコンバータの多相並列化から構成され，複数の相に電流を分配することで電流容量を増強できる。また，各相の動作に位相差を持たせつつ，全ての相を同一周波数で駆動することで，入出力部の電流リップルを低減できる。しかし，実回路では素子定数やスイッチのデューティ d のばらつきに起因して，各相のインダクタ電流（相電流）のばらつきを引き起こし，いずれかの相へと電流が集中することで素子の電流ストレスが増加する。一般的なインタリーブコンバータでは，各相の d を微調整しゲインを均一化することで相電流をバランスさせる⁽¹⁾。しかし，電流バランスには複数の電流センサや制御回路が必要となるためシステムの複雑化と高コスト化を招く⁽¹⁾。

システムの簡素化と低コスト化を目的として，無制御で相電流バランスが可能なインタリーブコンバータが提案さ




Fig. 1. Typical grid-connected renewable energy system.

れている^{(2),(3)}。磁気結合を用いた方式⁽²⁾は無制御で電流バランスが可能であるものの，複数の磁性素子を必要とするため，回路の大型化が課題となる。一方，磁性素子と比較してコンデンサは 100~1000 倍程度のエネルギー密度を有するため，コンデンサの電荷量保存則を用いた方式⁽³⁾では，回路の小型化が可能となる。

一般的な昇圧コンバータにおけるスイッチとダイオードの電圧ストレスは出力電圧 V_{out} となる。スイッチのオン抵抗は耐圧の 2.2~2.6 乗に比例することが知られており，高耐圧スイッチはオン抵抗が大きくなる傾向にある。また，ダイオードが高耐圧化すると順方向電圧も高くなる。よって，半導体素子の高耐圧化は電力変換効率を低下させる要因となる。

入力電圧 V_{in} に対し，一般的な昇圧コンバータの昇圧比は $V_{out}/V_{in} = 1/(1-d)$ となる。20~40 V の電圧を 400 V のバス電圧へ昇圧するには $d \geq 0.9$ と極端に大きい値で回路を動作させる必要がある。極端な d での動作は，入出力部の電流リップル，半導体素子の電流ストレスならびに損失を増加させる。

極端な d での動作を回避しつつ高昇圧比を得ることを目的として，カップルドインダクタやスイッチトキャパシタを用いた高昇圧コンバータが提案されている^{(4),(5)}。カップルドインダクタ⁽⁴⁾は，インダクタの巻き数比を調整すること

で任意に昇圧比を変更できる。しかし、回路の拡張に伴いその都度、インダクタを再設計する必要があるため拡張性に乏しい⁽⁴⁾。一方、スイッチトキャパシタ⁽⁵⁾はコンデンサとダイオードからなる倍電圧回路の追加により任意に昇圧比を変更することができる。回路を再設計せずに拡張が可能となるため、種々の電源に対し柔軟に対応できる。

本論文では、無制御での電流バランスと、スイッチとダイオードの低耐圧化が可能な高拡張性インタリーブ昇圧コンバータを提案する。提案方式はインタリーブ昇圧コンバータを基礎として、倍電圧回路を複数段接続することで導出される。定格電力 350 W の試作回路を用いた実機検証により、提案方式の有効性を実証したため報告する。

2. 提案するインタリーブ昇圧コンバータ

(2-1) 回路構成 提案するインタリーブ昇圧コンバータを Fig. 2 に示す。提案方式は複数の相と段から構成される。例として、Fig. 2(a) に示す 3 相 3 段 (3p-3s) 構成では、A 相は添え字 A を有する素子から構成され、1 段目は倍電圧回路 ($D_{A1} \sim D_{C1}$, $C_{A1} \sim C_{C1}$) で構成される。

3 相 3 段構成から段数と相数をそれぞれ拡張した構成を Fig. 2(b) と (c) に示す。提案方式では、段数と相数を拡張することで所望の昇圧比と電流容量を得ることができる。拡張性については 2.3 節で詳細を説明する。

(2-2) 特徴 入出力の平滑コンデンサ C_{in} と C_{out} を除き、全てのコンデンサは $V_{in}(1-d)$ の電圧で充電される。よって、3 相 3 段構成の昇圧比は $3/(1-d)$ となり、一般的な昇圧コンバータと比べて 3 倍の昇圧比を達成する。これにより、極端な d での動作を回避できるため、入出力部の電流リップル、半導体素子の電流ストレスならびに損失を低減できる。

一般的な昇圧コンバータでは、スイッチとダイオードの電圧ストレスが V_{out} となるのに対し、提案方式では $C_{A1} \sim C_{C1}$ と $C_{A2} \sim C_{C2}$ が一部の電圧を分担することで、電圧ストレスが $2V_{out}/3$ 以下となる。すなわち、半導体素子の低耐圧化が可能となるため、提案方式では低オン抵抗のスイッチと順方向電圧の低いダイオードを採用することができる。

スイッチの d や素子定数にばらつきが生じた場合でも、提案方式では $C_{A1} \sim C_{C1}$ と $C_{A2} \sim C_{C2}$ の電荷量保存則により無制御で相電流 i_{Lj} ($j = A, B, C$) がバランスする。よって、電流バランスのための電流センサや制御回路が不要となり、システムの簡素化と低コスト化を達成する。

(2-3) 拡張性 提案方式は、段数を拡張することで任意に昇圧比を変更できる。Fig. 2(b) に示す 3 相 4 段 (3p-4s) 構成では、段数の増加により昇圧比は $4/(1-d)$ へと押し上げられる。よって、 M 段に拡張した回路の昇圧比は $M/(1-d)$ と一般化できる。更に、相数を拡張することで任意に電流容量を変更できる。Fig. 2(c) に示す 4 相 3 段 (4p-3s) 構成では、3 相 3 段構成と比べて電流を分担する相数が多くなるため電流容量の増強が可能である。

以上のように、提案方式では昇圧比を段数で、電流容量を相数で調節することができる。よって、低電圧や大電流の特




Fig. 2. Proposed interleaved boost converters: (a) 3p-3s, (b) 3p-4s, (c) 4p-3s topologies.

徴を有する再生可能エネルギーに対し柔軟に対応できる。

3. 動作解析

本章では、3 相 3 段構成を例に動作解析を行う。 $Q_A \sim Q_C$ に 120° ずつ位相差を持たせつつ、 $d > 0.33$ で動作させることでインタリーブ動作と無制御での電流バランスを達成する。なお、 $0.33 < d < 0.67$ と $0.67 \leq d < 1$ で動作が異なるが、紙面上の都合により $0.67 \leq d < 1$ の場合のみ動作解析を行う。

理論動作波形を Fig. 3 に、各モードの電流経路を Fig. 4 にそれぞれ示す。 $i_{LA} \sim i_{LC}$ は相電流、 v_Q はスイッチのドレインソース間電圧、 $v_{D1} \sim v_{D3}$ はダイオード電圧、 $d_A \sim d_C$ は $Q_A \sim Q_C$ の d をそれぞれ表し、 T_s はスイッチング周期を表す。なお、 $C_{A1} \sim C_{C1}$ と $C_{A2} \sim C_{C2}$ の容量は十分大きく、その電圧は一定であると仮定する。また、解析の簡単化のため、全てのダイオードの電圧降下は無視できるものとする。

(3-1) 動作モードとコンデンサ電圧の導出 スwitchの状態に基づき動作モードは 4 つに分けられる。

Mode 1 [Fig. 4(a)]: $Q_A \sim Q_C$ がすべてオンとなる。入力電圧 V_{in} から $L_A \sim L_C$ にエネルギーが蓄えられ、 $i_{LA} \sim i_{LC}$ は増加する。




Fig. 3. Theoretical key waveforms.

なお、全てのダイオードには逆方向バイアスがかかるため導通しない。この時、 C_{out} が負荷へ電流を供給する。

Mode 2 [Fig. 4(b)]: Q_A がオフ、 Q_B と Q_C がオンとなる。 L_A がエネルギーを放出し、 i_{LA} は低下する。 D_{A1} 、 D_{B3} そして D_{C2} は導通し、 i_{LA} は C_{A1} と C_{A2} の充電、 C_{C1} と C_{C2} の放電を行う。

Mode 3 [Fig. 4(c)]: Q_B がオフ、 Q_A と Q_C がオンとなる。 L_B がエネルギーを放出し、 i_{LB} は低下する。 D_{A2} 、 D_{B1} そして D_{C3} は導通し、 i_{LB} は C_{B1} と C_{B2} の充電、 C_{A1} と C_{A2} の放電を行う。

Mode 4 [Fig. 4(d)]: Q_C がオフ、 Q_A と Q_B がオンとなる。 L_C がエネルギーを放出し、 i_{LC} は低下する。 D_{A3} 、 D_{B2} そして D_{C1} が導通し、 i_{LC} は C_{C1} と C_{C2} の充電、 C_{B1} と C_{B2} の放電を行う。

Q_A ~ Q_C のうち1つがオフの時、 C_{A1} ~ C_{C1} と C_{A2} ~ C_{C2} は充放電を行う。Mode 2~4において L_A ~ L_C の電圧時間積を考慮すると、 C_{A1} ~ C_{C1} の電圧 V_{CA1} ~ V_{CC1} は次式のようなになる。

$$V_{Cj1} = \frac{V_{in}}{1-d_j} \dots \dots \dots (1)$$

また、 C_{A2} ~ C_{C2} の電圧 V_{CA2} ~ V_{CC2} は L_A ~ L_C の電圧時間積と V_{CA1} ~ V_{CC1} の和により導出される。例として、Mode 2では L_A の電圧時間積、 V_{CC1} 、 V_{CA1} 、そして V_{CA2} の総和が0Vと等しい関係から V_{CA2} が求められる。 V_{CB2} と V_{CC2} も同様の原理により導出できる。従って、式(1)より V_{CA2} ~ V_{CC2} は、

$$V_{Cj2} = \frac{V_{in}}{1-d_j} + V_{C11} - V_{Cj1} = \frac{V_{in}}{1-d_l} \quad (l = C, A, B) \dots \dots \dots (2)$$


ここで、 j がA, B, Cの時、 l はC, A, Bの順に対応する。

以上より、 d にばらつきがなく $d_A = d_B = d_C = d$ であると仮定すると、式(1), (2)をまとめて以下のように一般化できる。


$$V_{Cjn} = \frac{V_{in}}{1-d} \quad (n = 1, 2) \dots \dots \dots (3)$$

〈3・2〉 昇圧比 本節では、3相3段と3相4段構成の昇圧比、そして M 段構成の昇圧比の一般式を導出する。全ての素子は理想的であるものとし、 $d_A = d_B = d_C = d$ とする。


提案方式の V_{out} は、 L_A ~ L_C の電圧時間積と前節で導出したコンデンサ電圧の和により求められる。例として、Mode 2における3相3段構成の V_{out} は、 L_A の電圧時間積、 V_{CC1} 、そして V_{CC2} の合計値となる。Mode 3, 4における V_{out} も同様の考




(a)



(b)



(c)



(d)

Fig. 4. Current flow directions of 3p-3s topology: (a) Mode 1, (b) Mode 2, (c) Mode 3, (d) Mode 4.

え方で導出できる。従って、式(3)より V_{out} は、

$$V_{out} = \frac{V_{in}}{1-d_j} + V_{C11} + V_{C12} = \frac{3V_{in}}{1-d} \dots \dots \dots (4)$$

よって、3相3段構成の昇圧比は一般的な昇圧コンバータと比べて3倍となる。

また、段数の拡張に伴いコンデンサの直列接続数が増加するため、昇圧比を上昇させることができる。3相4段構成における V_{out} は段数の増加により次式のようなになる。

$$V_{out} = \frac{V_{in}}{1-d_j} + V_{C11} + V_{C12} + V_{C13} = \frac{4V_{in}}{1-d} \dots \dots \dots (5)$$

ここで、 V_{CA3} ~ V_{CC3} は C_{A3} ~ C_{C3} の電圧である。従って、 M 段




Fig. 5. Photograph of 350-W prototype for 3p-4s topology.

構成の V_{out} は次式のように一般化できる。

$$V_{out} = \frac{V_{in}}{1-d_j} + V_{C11} + V_{C12} + \dots + V_{C1(M-1)} = \frac{M V_{in}}{1-d} \dots (6)$$

上式は提案方式が段数 M を調節することで任意に昇圧比を変更できることを示している。

4. 実機検証

4.1) 試作回路 コンデンサとダイオードを付け加えることで、最大4段まで拡張できる回路を試作した。例として、3相4段構成における定格電力350Wの試作回路をFig. 5に示す。また、試作回路に使用した素子一覧表をTable. 1に示す。実験条件は $V_{in} = 24$ V, $V_{out} = 400$ V, スイッチング周波数は100 kHzとした。

4.2) 動作波形 3相3段構成の定格負荷時におけるスイッチとダイオードの電圧波形、及び $i_{LA} \sim i_{LC}$ の波形をFig. 6に示す。Fig. 3に示す理論波形との一致から試作回路の正常動作を確認した。また、 $v_{QA} \sim v_{QC}$, $v_{DA3} \sim v_{DC3}$ と $v_{DA1} \sim v_{DC1}$, $v_{DA2} \sim v_{DC2}$ の電圧はそれぞれ $V_{out}/3$ と $2V_{out}/3$ に低減された。

4.3) 出力特性 3相3段と3相4段構成の提案方式、及び一般的な昇圧コンバータの出力特性をFig. 7に示す。実験値と理論値は良い一致を示した。また、一般的な昇圧コンバータと比べて提案方式の昇圧比はそれぞれ3倍、4倍となった。よって、段数の拡張により任意に昇圧比を変更できることが示された。

5. まとめ

無制御での電流バランスと半導体素子の低耐圧化が可能な高拡張性インタリーブ高昇圧コンバータを提案した。提案方式は、コンデンサの電荷量保存則により無制御での電流バランスが可能であり、且つ、コンデンサの電圧分担により半導体素子の電圧ストレスを低減できる。更に、相数と段数の拡張により電流量と昇圧比を任意に変更できる。

定格電力350Wの試作回路を用いた実機検証により、半導体素子の電圧ストレスを $2V_{out}/3$ 以下に低減可能であることに加え、段数の拡張により昇圧比を任意に変更できることを示した。

文 献

- (1) H. C. Chen, C. Y. Lu, and U. S. Rout: "Decoupled Master-Slave Current Balancing Control for Three-Phase Interleaved Boost Converters," *IEEE Trans. Power Electron.*, Vol. 33, No. 5, pp. 3683-3687 (2018)
- (2) K. I. Hwu, and Y. H. Chen: "Applying Differential-Mode Transformer to

Table. 1. Component values of the prototype

Components	Value
Switches	MOSFET, STB57N65M5, $R_{on} = 63$ m Ω
$L_A \sim L_C$	Inductor, 68 μ H
$C_{A1} \sim C_{C3}$	Ceramic Capacitor, 2.2 μ F \times 4
$D_{A1} \sim D_{C3}$	Schottky Diode, SCS212AJ, $V_F = 1.35$ V
$D_{A4} \sim D_{C4}$	Schottky Diode, STPS2200, $V_F = 0.58$ V
C_{in}	Ceramic Capacitor, 10 μ F \times 5
C_{out}	Aluminum Electrolytic Capacitor, 100 μ F




Fig. 6. Measured key waveforms: (a) $v_{QA} \sim v_{QC}$, (b) $v_{DA1} \sim v_{DC1}$, (c) $v_{DA2} \sim v_{DC2}$, (d) $v_{DA3} \sim v_{DC3}$, (e) $i_{LA} \sim i_{LC}$.




Fig. 7. Experimental and theoretical step-up conversion ratios.

Current Sharing With Current Ripple Considered," *IEEE Trans. Power Electron.*, Vol. 58, No. 7, pp. 2755-2771 (2011)

- (3) M. Uno, M. Inoue, Y. Sato, and H. Nagata: "Bidirectional Interleaved PWM Converter with High Voltage-Conversion Ratio and Automatic Current Balancing Capability for Single-Cell Battery Power System in Small Scientific Satellites," *Energies*, Vol. 11, No. 10, pp. 1-12 (2018)
- (4) H. Liu, Z. Zhou, K. Liu, P. C. Loh, W. Wang, D. Xu, and F. Blaabjerg: "A Family of High Step-Up Coupled-Inductor Impedance-Source Inverters With Reduced Switching Spikes," *IEEE Trans. Power Electron.*, Vol. 33, No. 11, pp. 9116-9121 (2018)
- (5) J. Chen, D. Sha, Y. Yan, B. Liu, and X. Liao, "Cascaded High Voltage Conversion Ratio Bidirectional Nonisolated DC-DC Converter With Variable Switching Frequency," *IEEE Trans. Power Electron.*, vol. 33, no. 2, pp. 1399-1409 (2018)